特許

J-GLOBAL ID：200903014134256350

マルチプロセッサ・データ処理システム

発明者： ホイチー・チョン ,  ドウェイン・エイ・ヒックス ,  キムミン・ソー
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-311862
公開番号（公開出願番号）：特開平8-235061
出願日： 1995年11月30日
公開日（公表日）： 1996年09月13日
要約：

【要約】【課題】 マルチプロセッサ・システムにおける分割L1キャッシュのコピーを半分のレコード・ビットで追跡する方法を提供する。【解決の手段】 マルチレベル・キャッシュを備えたマルチプロセッサ・データ処理システムであって、各プロセッサは、データ・キャッシュ(Dキャッシュ)と命令キャシュ(Iキャッシュ)とからなる分割された高いレベル(たとえばL1)のキャッシュを有する。1つまたは複数のプロセッサによって使用されるキャッシュ行を追跡するために、共用の低いレベル(たとえばL2)のキャッシュは包含ビットとDビットおよびIビットを有するディレクトリを含む。ディレクトリは、各プロセッサごとにわずか1+2/N個のビットを使って、データ・キャッシュおよび命令キャッシュの包含をすぐ上のレベルのキャッシュ内に正確に記録する。ここでNはプロセッサの数である。

請求項（抜粋）：

データ・キャッシュと命令キャッシュとに分割された高レベルのキャッシュをそれぞれ有する複数のN個のプロセッサと、第1の相互接続手段によって前記各プロセッサの高レベルのキャッシュに接続された共用のすぐ下のレベルのキャッシュと、第2の相互接続手段によって前記すぐ下のレベルのキャッシュに接続されたメイン・メモリとを含み、前記すぐ下のレベルのキャッシュが、ディレクトリとデータ・アレイを含み、前記ディレクトリが、プロセッサごとにわずか1+2/N個のビットしか使わずに、すぐ上のレベルのキャッシュ内にデータ・キャッシュ包含および命令キャッシュ包含を正確に記録することを特徴とする、マルチプロセッサ ・データ処理システム。

IPC (2件)：

G06F 12/08 ,  G06F 12/08 310

FI (3件)：

G06F 12/08 F ,  G06F 12/08 H ,  G06F 12/08 310 B