特許

J-GLOBAL ID：200903014151391156

半導体装置及び半導体装置の製造方法

発明者： 瀬田 渉二
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-075077
公開番号（公開出願番号）：特開2000-269336
出願日： 1999年03月19日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 以上従来技術においては、ドライエッチング方法では、前記シリコン基板は、有機シリコン酸化膜であるので、選択エッチングにおいて、有機シリコン酸化膜をエッチングする際、エッチングストップをおこす問題があった。また、溝加工及びデュアル・ダマシンの溝加工の際、ウエハ面内の溝の深さ制御を行う事は非常に困難であり、深さ制御が難しかった。さらに、シリコン窒化膜が、有機シリコン酸化膜に挟まれているため、層間絶縁膜の誘電率が上がり、配線容が大きくなり、伝播速度が遅くなってしまうという問題があった。【解決手段】有機シリコン酸化膜加工形成の際、シリコン酸化物3のコンタクトホールを柱状体に形成した後、有機シリコン酸化膜4を塗布しシリコン酸化物3及び3'の除去を行うことにより、有機シリコン酸化膜4のコンタクトホール及び、溝の加工形成を行う。

請求項（抜粋）：

埋設されるべき導体または絶縁体が表面に露出されている状態で、前記導体または絶縁体表面上にシリコン化合物の柱状体を形成する工程と、前記導体または絶縁体が露出されている表面上に有機シリコン酸化膜を堆積させて前記シリコン化合物の柱状体をその内部に埋め込む工程と、有機シリコン酸化膜中に埋め込まれたシリコン化合物を除去して開口部を形成する工程と、前記開口部中に配線材料を埋め込んで埋め込まれた導体に対する電気接続部を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/768 ,  H01L 21/3065 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 21/90 P ,  H01L 21/302 L ,  H01L 27/10 681 F

Fターム (61件)：

5F004AA12 ,  5F004BA08 ,  5F004BA13 ,  5F004BA14 ,  5F004BA20 ,  5F004BB13 ,  5F004DA00 ,  5F004DA23 ,  5F004DA26 ,  5F004DB03 ,  5F004EA10 ,  5F004EA15 ,  5F004EA22 ,  5F004EA26 ,  5F004EA33 ,  5F004EB01 ,  5F004EB02 ,  5F004EB03 ,  5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ09 ,  5F033JJ12 ,  5F033JJ18 ,  5F033JJ33 ,  5F033KK07 ,  5F033MM02 ,  5F033NN06 ,  5F033NN07 ,  5F033NN19 ,  5F033QQ03 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ60 ,  5F033QQ65 ,  5F033RR04 ,  5F033RR21 ,  5F033SS21 ,  5F033VV16 ,  5F033XX04 ,  5F083AD00 ,  5F083GA27 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA58 ,  5F083MA04 ,  5F083MA05 ,  5F083PR01 ,  5F083PR03 ,  5F083PR05 ,  5F083PR06 ,  5F083PR23 ,  5F083PR40 ,  5F083ZA12