ディスプレイ制御回路

発明者：
出願人/特許権者：
代理人 (1件)：丸山隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-173691
公開番号（公開出願番号）：特開平9-026780
出願日： 1995年07月10日
公開日（公表日）： 1997年01月28日
要約：

【要約】【目的】線描画・面描画をともに高速化し、且つ解像度や表示色数の仕様変更を容易化したディスプレイ制御回路を得る。【構成】描画制御回路2とフレームメモリ4とのデータ接続間に描画デ-タ制御回路3を備えて構成される。この描画データ制御回路3は、フレ-ムメモリ4に書き込みまたは読み出しを行う。描画データ制御回路3は、パックトピクセル形式アクセスモ-ド時には単純にフレ-ムメモリ4と双方向にデ-タを授受し、プレ-ン形式アクセスモ-ド時にはアクセス幅に応じてフレ-ムメモリ4の連続した領域のデ-タから一定形式のプレ-ン形式デ-タを得るように並び替えを行う。本構成によれば、線描画・面描画をともに高速化し、フレ-ムメモリ4の容量を追加/削減することにより容易に解像度や表示色数を変更できる。

請求項（抜粋）：

システムバスと接続され該システムバスを介して表示アクセスを受ける描画制御回路と、該描画制御回路とフレームメモリとのデータ接続間に存し前記表示アクセスがパックトピクセル形式の時には単純に前記フレームメモリと双方向にデータを授受し、プレーン形式の時にはアクセス幅に応じて前記フレームメモリの連続した領域のデータの並び替えを行い所定のプレーン形式データを得る描画データ制御回路と、前記データをパックトピクセル形式で記憶するフレームメモリとを備え、前記パックトピクセル形式またはプレーン形式のいずれのアクセスモードでの書き込みまたは読み出しをも可能としたことを特徴とするディスプレイ制御回路。

IPC (2件)：

G09G 5/36 530 , G09G 5/00 520

FI (2件)：

G09G 5/36 530 J , G09G 5/00 520 W

引用特許：

審査官引用 (3件)

特開平3-226847
特開平4-097390
特開平3-062272

前のページに戻る