特許

J-GLOBAL ID：200903014185113830

磁気抵抗素子増幅回路およびこれを用いたディスク装置

発明者： 梅山 竹彦 ,  堀内 剛
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2000-239019
公開番号（公開出願番号）：特開2002-056504
出願日： 2000年08月07日
公開日（公表日）： 2002年02月22日
要約：

【要約】【課題】 読取開始時における増幅動作の安定時間を短縮し、高速読取動作を行うこと。【解決手段】 バイアス電流が供給される磁気抵抗素子MR1の両端からそれぞれ出力された信号を増幅するNPNトランジスタQ1,Q2を有する磁気抵抗素子増幅回路1において、NPNトランジスタQ1,Q2による信号の増幅動作をスイッチングするスイッチSW1と、スイッチSW1のオン、オフに対応してそれぞれオフ、オンするスイッチSW2と、スイッチSW1のオン時にNPNトランジスタQ1,Q2に流入するベース電流を、スイッチSW2がオン時に引き抜くベース電流引抜回路2と、NPNトランジスタQ1,Q2のベース電流値を補正するベース電流補正回路とを備える。

請求項（抜粋）：

バイアス電流が供給される磁気抵抗素子の両端からそれぞれ出力された信号を増幅する第1のトランジスタと第2のトランジスタとを有する磁気抵抗素子増幅回路において、前記第1のトランジスタおよび前記第2のトランジスタによる前記信号の増幅動作をスイッチングする第1のスイッチと、前記第1のスイッチのオン、オフに対応してそれぞれオフ、オンする第2のスイッチと、前記第1のスイッチのオン時に前記第1のトランジスタおよび前記第2のトランジスタに流入するベース電流を、前記第2のスイッチがオン時に引き抜くベース電流引抜手段と、前記第1のトランジスタおよび前記第2のトランジスタのベース電流値を補正するベース電流補正手段と、を備えたことを特徴とする磁気抵抗素子増幅回路。

IPC (2件)：

G11B 5/02 ,  G11B 5/39

FI (2件)：

G11B 5/02 U ,  G11B 5/39

Fターム (7件)：

5D034BA02 ,  5D034BB14 ,  5D091AA08 ,  5D091DD04 ,  5D091DD07 ,  5D091HH13 ,  5D091HH20