特許

J-GLOBAL ID：200903014202980232

プログラム性能評価方式

発明者： 西林 浩司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平4-146692
公開番号（公開出願番号）：特開平5-313948
出願日： 1992年05月12日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】 サブルーチンの終了アドレスを解析することなく、リアルタイムでサブルーチンの実行時間を計測する。【構成】 サブルーチン・アドレス比較部13と、スタック退避信号線3が真の時のアドレス・バス1の値を記憶させておくスタック・アドレス・ラッチ6とにより、サブルーチンからの復帰用にスタック退避した内容を読もうとするのを検出しサブルーチンの実行時間を計測する。

請求項（抜粋）：

アドレス比較部と、データ収集部とを有し、サブルーチン呼び出し時にスタックに戻りアドレスを記憶させておくCPUのプログラム性能評価装置であって、アドレス比較部は、スタック・アドレス・ラッチと、サブルーチン・アドレス比較部とを含み、スタック・アドレス・ラッチは、CPUがアクセスするメモリのアドレスを示すアドレス・バス、アドレス・バスに出力されたアドレスが有効であることを示すアドレス有効信号線、アドレス・バスに出力されたアドレスが有効であり、かつ戻りアドレスを記憶させるのに用いるスタックのアドレスであることを示すスタック退避信号線を入力とし、スタック退避信号線が真の時のアドレス・バスの値を記憶するものであり、サブルーチン・アドレス比較部は、サブルーチンの開始アドレスを記憶させておくサブルーチン・アドレス・レジスタと、サブルーチン・アドレス・レジスタの内容が有効であることを示すサブルーチン・アドレス・レジスタ有効フラグ及びアドレス有効信号線が真の時サブルーチン・アドレス・レジスタとアドレス・バスを比較するサブルーチン・アドレス比較器と、サブルーチン・アドレス比較器が真となった時のスタック・アドレス・ラッチの値を記憶させておくスタック・アドレス・レジスタと、スタック・アドレス・レジスタの内容が有効であることを示すスタック・アドレス・レジスタ有効フラグ及びアドレス有効信号線が真の時スタック・アドレス・レジスタとアドレス・バスを比較するスタック・アドレス比較器とを一組とするものであり、データ収集部は、時間を計測する手段と、サブルーチン・アドレス比較器が真になってからスタック・アドレス比較器が真になるまでの時間を記憶させる手段と、どの比較器が真になったかを記憶させる手段とを含むものであることを特徴とするプログラム性能評価装置。