特許
J-GLOBAL ID：200903014205669287
タイミングクロック生成用PLL装置及びこれを搭載した磁気ディスク装置並びにこれを組み込んだ半導体集積回路
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平5-332992
公開番号（公開出願番号）：特開平7-192406
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】 タイミング誤差検出器の遅延時間を短縮し、PLLループの高帯域化が可能なPLLを提供すること、及び記録容量の大容量化が図れる磁気ディスク装置を提供することを目的とする。【構成】 タイミングクロックの周波数及び位相を入力制御電圧に応じて変化させる電圧制御発振器44と、該電圧制御発振器の出力であるタイミングクロックのタイミング誤差量を検出し、該タイミング誤差量の検出結果をアナログ量に変換して出力するタイミング誤差検出器41と、該タイミング誤差検出器の出力を積分及び平滑化し、前記電圧制御発振器の入力制御電圧を生成するループフィルタ43とから部分応答を用いた受信装置のタイミングクロック生成用PLL装置を構成し、前記タイミング誤差検出器として、デジタル演算とアナログ演算を併用してタイミング誤差量を検出し、アナログ量に変換して出力するものを用いる。このタイミング誤差検出器は、少なくとも2つ以上のデジタル/アナログ変換器71,72を用いて構成される。
請求項（抜粋）：
部分応答信号処理方式を用いた信号処理回路に搭載され、データの受信再生のためのタイミングクロックを生成するPLL装置において、前記タイミングクロックの周波数及び位相を入力制御電圧に応じて変化させる電圧制御発振器と、該電圧制御発振器の出力である前記タイミングクロックのタイミング誤差量を検出し、該タイミング誤差量の検出結果をアナログ量に変換して出力するタイミング誤差検出器と、該タイミング誤差検出器の出力を積分及び平滑化し、前記電圧制御発振器の入力制御電圧を生成するループフィルタとを有し、前記タイミング誤差検出器が、デジタル演算とアナログ演算を併用して前記タイミング誤差量を検出し、アナログ量に変換して出力することを特徴とする部分応答を用いた受信装置のタイミングクロック生成用PLL装置。
IPC (3件)：
G11B 20/14 351
, H03L 7/085
, H04L 7/033
H03L 7/08 A
, H04L 7/02 B
