特許

J-GLOBAL ID：200903014208639699

端末機試験装置

発明者： 桑原 清 ,  徳家 努
出願人/特許権者： アンリツ株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-062232
公開番号（公開出願番号）：特開平7-273746
出願日： 1994年03月31日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】 送信時及び受信時における複雑なデータ処理を省略でき、高速処理素子や高速コンピュータを用いることなく、端末機に対する試験を実施できる。【構成】 所定のデータ処理手順に従って作成される少なくとも1つ以上の伝送フレームを構成する各ビット列8aを記憶する送信フレームメモリ8と、正しい応答データが含まれる少なくとも1つ以上の伝送フレームを構成する各ビット列9aを記憶する受信フレームメモリ9とを設け、試験データ送出時に、送信フレームメモリ8に記憶された各ビット列8aを送信する。また、端末機1からの伝送フレーム受信時に、この受信した伝送フレームのビット列と受信フレームメモリに記憶されたビット列9aと比較し、比較結果に基づいて応答データの良否を判定する。

請求項（抜粋）：

端末機(1) を試験するための試験データが所定のデータ処理手順に従ってそれぞれ分割して組込まれた少なくとも1つ以上の伝送フレーム(5) を前記端末機へ送出して、前記端末機からの応答データが所定のデータ処理手順に従ってそれぞれ分割して組込れた少なくとも1つ以上の伝送フレーム(5) を受信して、この伝送フレームに含まれる応答データが予め定められた正しい応答データであるか否かを試験する端末機試験装置において、前記所定のデータ処理手順に従って作成される前記少なくとも1つ以上の伝送フレームを構成する各ビット列(8a)を記憶する送信フレームメモリ(8) と、前記正しい応答データが含まれる少なくとも1つ以上の伝送フレームを構成する各ビット列(9a)を記憶する受信フレームメモリ(9) と、前記試験データ送出時に、前記送信フレームメモリに記憶された各ビット列を送信する送信手段(11,13) と、前記端末機からの伝送フレーム受信時に、この受信した伝送フレームのビット列と前記受信フレームメモリに記憶されたビット列とを比較する比較手段(20)と、この比較手段の比較結果に基づいて前記応答データの良否を判定する判定手段(22)とを備えた端末機試験装置。

IPC (4件)：

H04L 1/14 ,  H04B 7/26 ,  H04L 29/14 ,  H04M 1/24

FI (2件)：

H04B 7/26 K ,  H04L 13/00 315 A