特許
J-GLOBAL ID:200903014223034728
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-191845
公開番号(公開出願番号):特開2000-021815
出願日: 1998年07月07日
公開日(公表日): 2000年01月21日
要約:
【要約】【課題】ブランソン洗浄処理により、配線やゲート電極を構成する高融点金属シリサイド膜に膜減が生じ、配線またはゲート電極の抵抗が高くなる。【解決手段】シリコン基板1上に酸化シリコン膜2を介して形成された、第1の多結晶シリコン膜3とタングステンシリサイド膜4とからなる配線の上面及び側面を多結晶シリコン膜5,6で覆う。
請求項(抜粋):
半導体基板上に絶縁膜を介して形成された第1のシリコン膜と高融点金属シリサイド膜からなる2層構造の配線を有する半導体装置において、前記配線の上面及び側面は第2のシリコン膜により覆われていることを特徴とする半導体装置。
IPC (3件):
H01L 21/28 301
, H01L 21/28
, H01L 21/3205
FI (3件):
H01L 21/28 301 T
, H01L 21/28 301 A
, H01L 21/88 Q
Fターム (30件):
4M104AA01
, 4M104BB01
, 4M104BB25
, 4M104BB26
, 4M104BB28
, 4M104DD08
, 4M104DD09
, 4M104DD37
, 4M104DD43
, 4M104EE03
, 4M104EE05
, 4M104FF22
, 4M104FF24
, 4M104GG09
, 4M104GG16
, 5F033AA12
, 5F033BA02
, 5F033BA04
, 5F033BA15
, 5F033BA24
, 5F033BA34
, 5F033BA37
, 5F033CA04
, 5F033DA02
, 5F033DA07
, 5F033DA14
, 5F033DA33
, 5F033DA36
, 5F033EA02
, 5F033EA03
引用特許:
審査官引用 (3件)
-
特開平2-304979
-
特開昭64-039064
-
特開昭62-281466
前のページに戻る