特許
J-GLOBAL ID：200903014226924112
半導体素子及び半導体素子アレイ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
前田 実
公報種別：公開公報
出願番号（国際出願番号）：特願平9-325890
公開番号（公開出願番号）：特開平11-068149
出願日： 1997年11月27日
公開日（公表日）： 1999年03月09日
要約：
【要約】【課題】 低コスト高歩留りで量産可能な高発光効率の高密度半導体素子及び半導体素子アレイを提供する。【解決手段】 LEDアレイは、n型GaAs基板101の上にn型のGaAsバッファ層102を形成し、その上にn型のAlzGa1-zAs層103、n型のAlyGa1-yAs層104、半絶縁性のAlxGa1-xAs層105及び半絶縁性のGaAs層106を積層した構造を備え、AlzGa1-zAs層103とAlxGa1-xAs層105のエネルギバンドギャップはAlyGa1-yAs層104のエネルギバンドギャップよりも少なくとも大きくし、エネルギバンドギャップの大きい半導体層に挟まれたエネルギバンドギャップの小さい半導体層内に拡散フロントを有する選択拡散によるpn接合を形成し、オーミックコンタクトを形成する最表面層を半絶縁性GaAs層にZn拡散により形成したp型GaAs領域とする。
請求項（抜粋）：
少なくともエネルギバンドギャップが相対的に大きい半導体層の下にエネルギバンドギャップが相対的に小さい半導体層の積層構造を有する基板を備え、相対的にエネルギバンドギャップが小さい半導体層に選択的に基板面と略平行なpn接合面が形成されている半導体素子であって、基板と略平行なpn接合面が形成されている半導体層は第1導電型であり、該半導体層を含む半導体積層構造に少なくとも1層の半絶縁性又はノンドープの半導体層を有することを特徴とする半導体素子。
引用特許：
前のページに戻る
