半導体メモリ装置

発明者：
出願人/特許権者：
代理人 (1件)：内原晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-242222
公開番号（公開出願番号）：特開平5-002871
出願日： 1991年09月24日
公開日（公表日）： 1993年01月08日
要約：

【要約】【構成】本発明の半導体メモリ装置は、行・列両方向にアレイ状に配置された複数のメモリセルとこれらメモリセルを列ごとに共通にそれぞれ接続する複数のビット線対および行ごとに共通にそれぞれ接続するワード線とを含むメモリセルアレイと、前記ビット線対の各々にそのビット線対の一端で接続され活性化信号に応じて前記ビット線対間の電位差を増幅するセンスアンプと、前記複数のビット線対各各を制御信号に応じて少なくとも二つの部分に分割するトランスファーゲート手段とを有し、前記ビット線対のうち奇数番目の前記列に属するものについては前記センスアンプを前記ビット線対の一方の端部に配置し偶数番目の前記列に属するものについては前記センスアンプを前記ビット線対の他方の端部に配置される。【効果】この構成により、センスアンプ活性化直後の相隣るビット線対の間のクロストークの悪影響を防止できる。

請求項（抜粋）：

行・列両方向にアレイ状に配置された複数のメモリセルとこれらメモリセルを列ごとに共通にそれぞれ接続する複数のビット線対および行ごとに共通にそれぞれ接続するワード線とを含むメモリセルアレイと、前記ビット線対の各々にそのビット線対の一端で接続され活性化信号に応じて前記ビット線対間の電位差を増幅するセンスアンプと、前記複数のビット線の各各を制御信号に応じて少なくとも二つの部分に分割するトランスファーゲート手段とを有し、前記ビット線対のうち奇数番目の前記列に属するものについては前記センスアンプを前記ビット線対の一方の端部に配置し偶数番目の前記列に属するものについては前記センスアンプを前記ビット線対の他方の端部に配置したことを特徴とする半導体メモリ装置。

引用特許：

審査官引用 (3件)

特開昭57-141096
特開平1-130392
特開平2-050388

前のページに戻る