特許

J-GLOBAL ID：200903014230384530

半導体記憶装置

発明者： 河野 隆司
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-078148
公開番号（公開出願番号）：特開2003-272382
出願日： 2002年03月20日
公開日（公表日）： 2003年09月26日
要約：

【要約】【課題】 データ読出速度が高速化された半導体記憶装置を提供する。【解決手段】 メモリアレイから2ビットプリフェッチされデータバスによって増幅回路154に伝達されたデータは外部から与えられるスタートアドレスであるコラムアドレスの最下位ビットに応じて順序づけされる。第1番目のデータは読出データバスRD0,ZRD0に出力され、直接出力データラッチ158に伝達される。第2番目のデータは一旦セカンドデータラッチ156に保持された後に出力データラッチ158に伝達される。1番目のデータが増幅回路154から直接出力データラッチ158に伝達されるので読出コマンドを受付けてからデータ出力開始するまでの時間を短縮することができる。

請求項（抜粋）：

クロック信号に応じて一括して複数のデータ信号が読出されるメモリアレイと、前記複数のデータ信号を伝達する第1のデータバスと、前記データバスから前記複数のデータ信号を受取り増幅するデータ出力回路とを備え、前記データ出力回路は、前記複数のデータ信号のうちの対応する1つをアドレス信号に応じて選択する複数の選択部と、前記複数の選択部にそれぞれ対応して設けられ、対応する前記選択部の出力を増幅する複数の増幅部と、前記複数の増幅部から、増幅された前記複数のデータ信号を順次受ける出力駆動回路とを含む、半導体記憶装置。

IPC (2件)：

G11C 11/409 ,  G11C 11/407

FI (3件)：

G11C 11/34 354 R ,  G11C 11/34 354 Q ,  G11C 11/34 354 C

Fターム (16件)：

5M024AA44 ,  5M024BB04 ,  5M024BB33 ,  5M024DD19 ,  5M024DD60 ,  5M024DD83 ,  5M024GG01 ,  5M024HH11 ,  5M024JJ03 ,  5M024JJ35 ,  5M024JJ38 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07 ,  5M024PP10