特許

J-GLOBAL ID：200903014235765850

プログラマブル演算回路および装置

発明者： 井上 源一郎
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-183879
公開番号（公開出願番号）：特開平11-024890
出願日： 1997年07月09日
公開日（公表日）： 1999年01月29日
要約：

【要約】【課題】 演算装置において、演算の内容、入力データのビット数、最悪遅延時間等の要求に応じて、同一ハードウェアーで、リアルタイムに、演算に最適な構成を実現する。【解決手段】 各選択器211 〜254 の各出力XOUT,YOUT,ZOUTは、それぞれ、各全加算器311 〜354 の各入力XIN,YIN,ZIN に接続し、各選択器212 〜254 の入力CIN1は、それぞれ、各全加算器311 〜353 の出力COUTに接続し、各選択器221 〜254 の入力CIN2は、それぞれ、各全加算器311 〜344 の出力COUTに接続し、各選択器221,222,223,231,232,233,241,242,243,251,252,253 の入力SIN1は、それぞれ、各全加算器312,313,314,322,323,324,332,333,334,342,343,344 の出力SOUTに接続している。各選択器211 〜254 の制御信号CNT1,CNT2,CNT3の値を変えることにより、演算を実施する回路構成を変更できる。

請求項（抜粋）：

複数の入力端子と、1つ以上の制御信号端子と、複数の出力端子とを有し、前記制御信号端子の信号値に応じて前記入力端子から入力されたデータを加工もしくは選択して前記出力端子から出力する第一の手段と、前記第一の手段の複数の出力端子にそれぞれ接続された複数の入力端子と、1つ以上の出力端子とを有し、前記入力端子から入力されたデータを加算し、前記加算結果の和信号および桁上げ信号を前記出力端子から出力する第二の手段とを備えたプログラマブル演算回路。

IPC (2件)：

G06F 7/00 ,  G06F 17/10

FI (2件)：

G06F 7/00 A ,  G06F 15/31 S