半導体装置

発明者： , , , , , , ,
出願人/特許権者： ,
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-186100
公開番号（公開出願番号）：特開平5-028759
出願日： 1991年07月25日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】本発明は電圧降圧回路を用いた半導体集積回路においてVccピンに加わるサージ電圧に対する耐性を大きくし、さらに電源電流の大きな変動を抑え、電源電流の変動によって発生する雑音を抑える方法を提供する。【構成】半導体集積回路チップ(100)内のVcc配線(105)とVss配線(106)間にキャパシタンスと抵抗の直列回路(110)を並置する。【効果】Vcc配線とVss配線間に並置したキャパシタンスはVccピンに加わるサージ電圧の内部回路への伝播を遅らせる。また、Vcc配線につくPN接合の面積を大きくし、流せる電流量を大きくする。これによりVccピンに加わるサージ電圧に対する耐性が大きくなる。また、このキャパシタンスは半導体チップ外の電源配線のインダクタンスと半導体チップ内の電源配線のキャパシタンスによる共振周波数を低くする。これにより電源電流の大きな変化が緩和される。

請求項（抜粋）：

半導体チップ外の電源との接続端子である高電位の入力端子および低電位の入力端子、該高電位の入力端子と該低電位の入力端子間に供給された電圧を変換する電圧降圧回路、該電圧降圧回路で作った電圧を利用する第一の回路が同一半導体チップにある半導体集積回路において、該高電位の入力端子と該低電位の入力端子との間に抵抗とキャパシタンスの直列回路が配置され、上記直列回路に流れる電流は上記電圧降圧回路と上記第一の回路を介して流れる電流と並列であることを特徴とする半導体装置。

IPC (4件)：

G11C 11/407 , H01L 27/04 , H01L 27/108 , H03G 11/00

FI (2件)：

G11C 11/34 354 F , H01L 27/10 325 V

引用特許：

審査官引用 (5件)

特開平3-096268
特開平2-224267
特開昭63-132467

全件表示

前のページに戻る