特許
J-GLOBAL ID：200903014250998151
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-213407
公開番号（公開出願番号）：特開平5-055379
出願日： 1991年08月26日
公開日（公表日）： 1993年03月05日
要約：
【要約】【構成】少なくとも2つの機能ブロックを備え、そのレイアウト・パタ-ンが自動レイアウト手法により生成されるセミ・カスタム方式による半導体集積回路装置において、第1の機能ブロック、例えばディジタル回路部の配線領域の配線ピッチと第2の機能ブロック、例えばアナログ回路部の配線領域の配線ピッチとが異なる。【効果】ディジタル回路とアナログ回路とが混在するセミ・カスタム方式による半導体集積回路装置において、ディジタル回路部は微細化、高密度化の技術が活用でき、アナログ回路部は配線間の静電結合によるクロスト-ク等の回路特性の劣化が防止できるため、大規模化、多機能化が進む半導体集積回路装置の高性能化に大きな効果がある。
請求項（抜粋）：
半導体基盤上に形成され、素子領域と配線領域とから構成される、少なくとも2つの機能ブロックを備える半導体装置において、第1の機能ブロックの配線領域の配線ピッチと第2の機能ブロックの配線領域の配線ピッチとが異なることを特徴とする半導体集積回路装置。
IPC (2件)：
FI (2件)：
H01L 21/82 W
, H01L 21/82 B
