特許

J-GLOBAL ID：200903014251963327

半導体記憶装置

発明者： 成竹 功夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平11-188476
公開番号（公開出願番号）：特開2001-023377
出願日： 1999年07月02日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】副ビット線、主ビット線よりなる階層ビット線方式の多値のダイナミック型半導体記憶装置おいて、多値書き込みレベルをばらつきなく正確に生成することを可能とする半導体記憶装置の提供。【解決手段】主センスアンプに多値レベル分の異なる電位を複数の電源線に供給する主センスアンプ駆動回路を備え、主センスアンプが、主ビット線対プリチャージ回路と、主ビット線対から上位ビットを読み出し保持する上位ビット読み出し保持回路と、主ビット線対から下位ビットを読み出し保持する下位ビット読み出し回路と、保持された上位、下位ビットの状態に応じて、主センスアンプ駆動回路から供給される複数の電源線の電位を選択して増幅して主ビット線対に供給する主ビット線増幅回路とを備え、メモリセルからのデータの読み出しの際の再書き込みレベルが、主センスアンプの主ビット線増幅回路から直接主ビット線対に供給され書込スイッチにより主ビット線に接続される副ビット線対を介してメモリセルに書き込む。

請求項（抜粋）：

階層ビット線構成の多値のダイナミック型半導体記憶装置において、主センスアンプから多値のレベルを直接メモリセルに書き込むように構成されてなることを特徴とするダイナミック型半導体記憶装置。

IPC (2件)：

G11C 11/56 ,  G11C 11/401

FI (2件)：

G11C 11/34 381 D ,  G11C 11/34 362 B

Fターム (8件)：

5B024AA03 ,  5B024AA04 ,  5B024AA07 ,  5B024AA15 ,  5B024BA05 ,  5B024BA09 ,  5B024CA07 ,  5B024CA25