特許

J-GLOBAL ID：200903014267086059

半導体集積回路装置およびその製造方法

発明者： 関口 賢一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-081173
公開番号（公開出願番号）：特開平8-279556
出願日： 1995年04月06日
公開日（公表日）： 1996年10月22日
要約：

【要約】【目的】 高密度の配線層を備えている半導体集積回路装置と、それを簡単に製造できる製造技術を提供する。【構成】 複数の半導体素子が設けられている基体の上の下層配線層10と、層間絶縁膜12に形成されているスルーホール14を介して上層配線層15を有し、スルーホール14の下部における下層配線層10のコンタクト領域10aを長方形とし、スルーホール14の上部における上層配線層15のコンタクト領域15aを長方形とし、下層配線層における各下層配線層10の配置は各下層配線層10におけるコンタクト領域10aの長方形の短辺方向に隣接されているものとし、上層配線層15における各上層配線層15の配置は各上層配線層15におけるコンタクト領域15aの長方形の短辺方向に隣接されているものとする。

請求項（抜粋）：

複数の半導体素子が設けられている基体の上の下層配線層と、前記下層配線層に層間絶縁膜に形成されているスルーホールを介して上層配線層が電気接続されている配線層を有する半導体集積回路装置であって、前記スルーホールの下部における前記下層配線層のコンタクト領域は長方形であり、前記スルーホールの上部における前記上層配線層のコンタクト領域は長方形であることを特徴とする半導体集積回路装置。