特許

J-GLOBAL ID：200903014289060231

半導体素子及びその形成方法、半導体クラスタ装備

発明者： 崔 慶寅 ,  李 賢培 ,  崔 吉鉉 ,  李 鍾鳴 ,  洪 ▲ジョン▼▲ウォン▼
出願人/特許権者： 三星電子株式会社
代理人 (4件)： 志賀 正武 ,  渡邊 隆 ,  村山 靖彦 ,  実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2008-009582
公開番号（公開出願番号）：特開2008-177577
出願日： 2008年01月18日
公開日（公表日）： 2008年07月31日
要約：

【課題】電気的な特性が向上される半導体素子の形成方法を提供する。【解決手段】この方法は、導電パターン105を有する半導体基板100の上に絶縁膜110を形成する。絶縁膜をパターニングして導電パターンの一部を露出する開口部115を形成し、開口部の内壁及び絶縁膜の上部面に予備拡散防止膜120を形成する。予備拡散防止膜に酸素原子等を供給して第1拡散防止膜120aを形成する。第1拡散防止膜により囲まれている開口部を埋める金属膜152を形成する。この方法により製造された半導体素子及び半導体素子の製造に利用する半導体クラスタ装備を提供する。【選択図】図3

請求項（抜粋）：

導電パターンを有する半導体基板を備えること、 前記導電パターン及び前記半導体基板上に絶縁膜を形成すること、 前記絶縁膜をパターニングして前記導電パターンの一部を露出する開口部を形成すること、 前記開口部の内壁及び前記絶縁膜の上部面に予備拡散防止膜を形成すること、 前記予備拡散防止膜に酸素原子等を供給して第1拡散防止膜を形成すること、 前記第1拡散防止膜上に金属膜を形成することを含むと共に、前記金属膜は、前記第1拡散防止膜により囲まれている前記開口部を埋める様に形成されることを特徴とする半導体素子の形成方法。

IPC (5件)：

H01L 21/768 ,  H01L 21/285 ,  H01L 21/28 ,  H01L 21/320 ,  H01L 23/52

FI (4件)：

H01L21/90 A ,  H01L21/285 C ,  H01L21/28 301R ,  H01L21/88 R

Fターム (66件)：

4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB29 ,  4M104BB30 ,  4M104BB31 ,  4M104BB32 ,  4M104BB33 ,  4M104BB38 ,  4M104DD33 ,  4M104DD37 ,  4M104DD43 ,  4M104DD44 ,  4M104DD49 ,  4M104DD78 ,  4M104DD86 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104HH05 ,  4M104HH13 ,  5F033HH07 ,  5F033HH08 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033HH22 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ17 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ20 ,  5F033JJ21 ,  5F033JJ22 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK11 ,  5F033LL09 ,  5F033MM05 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP14 ,  5F033PP15 ,  5F033PP18 ,  5F033PP33 ,  5F033QQ37 ,  5F033QQ73 ,  5F033QQ75 ,  5F033QQ89 ,  5F033RR04 ,  5F033SS11 ,  5F033XX02 ,  5F033XX28