特許
J-GLOBAL ID：200903014293235356
電流制御方式のリング発振器およびそれを用いた半導体集積回路装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-170824
公開番号（公開出願番号）：特開平10-022794
出願日： 1996年07月01日
公開日（公表日）： 1998年01月23日
要約：
【要約】【課題】 ディジタル信号処理機能や高速動作マイクロコンピュータなどに用いられるCMOSデバイスのPLLの発振器の特性を向上させることができる電流制御方式のリング発振器を提供する。【解決手段】 複数段数の遅延回路を縦続接続して構成したリング発振器であって、遅延回路はCMOS差動増幅回路からなり、それぞれ、一対のMOSトランジスタによる差動回路1と、一対のMOSトランジスタによる能動負荷回路2と、それぞれ1つのMOSトランジスタによる電流源CS1〜CS3とからなり、出力端子OUT1,OUT2は入力端子IN1の直流電圧変化に対してそれぞれ逆相、同相で変化し、一方入力端子IN2の直流電圧変化に対してはそれぞれ同相、逆相で変化するように構成され、電流源CS1の電流I1と電流源CS2,CS3の電流I2とを制御することにより発振周波数が制御される。
請求項（抜粋）：
縦続接続された複数段数の遅延回路で構成されるリング発振器であって、前記複数段数の遅延回路は、それぞれ第1電源と第2電源との間に接続される、一対のMOSトランジスタによる能動負荷回路と、一対のMOSトランジスタによる差動回路と、MOSトランジスタによる第1電流源とから構成され、前記差動回路の2つのゲートがそれぞれ第1入力端子および第2入力端子に接続され、前記能動負荷回路と前記差動回路の2つのドレインとの接続点が第1出力端子および第2出力端子に接続され、前記第1入力端子および前記第2入力端子への入力信号に対して前記第1出力端子および前記第2出力端子の出力信号は互いに異なる位相で変化するCMOS差動増幅回路からなり、前記能動負荷回路と前記差動回路の2つの接続点と前記第2電源との間に、前記能動負荷回路に流れる電流を制御する第2電流源と第3電流源とが接続されてなることを特徴とする電流制御方式のリング発振器。
IPC (2件)：
FI (2件)：
H03K 3/354 B
, H03L 7/08 F
