特許

J-GLOBAL ID：200903014296702150

半導体装置及びその製造方法

発明者： 福田 雅史 ,  黒原 祥吾 ,  中村 行雄
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-120801
公開番号（公開出願番号）：特開2001-308109
出願日： 2000年04月21日
公開日（公表日）： 2001年11月02日
要約：

【要約】【課題】 比較的深い(50μm以上)バイアホールを有した半導体装置を提供する。【解決手段】 半導体基板の主面にFETのソース、ドレインおよびゲートを形成し前記半導体基板の主面を高粘度レジストを14μm以上塗布する。その後常温以下に半導体基板を保持し、Cl2をBCl3の1倍以上選んで、前記開孔窓の下部の半導体基板領域をエッチングする。

請求項（抜粋）：

半導体基板の主面上に形成されたFETと、前記半導体基板の主面側に選択的に形成された高粘度レジストパターンの開孔部から前記半導体基板の裏面側に向かって設けられたバイアホールと、前記バイアホールに形成された金メッキ層と、前記FETの一電極と前記バイアホールの金メッキ層に接続された導電体と、前記金メッキ層と電気的に接続され前記半導体基板の裏面側に形成された配線とを備えた半導体装置。

IPC (4件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/3205 ,  H01L 21/768

FI (3件)：

H01L 29/80 U ,  H01L 21/88 J ,  H01L 21/90 A

Fターム (25件)：

5F033GG02 ,  5F033HH13 ,  5F033HH18 ,  5F033JJ13 ,  5F033JJ18 ,  5F033MM30 ,  5F033NN05 ,  5F033PP19 ,  5F033PP27 ,  5F033QQ07 ,  5F033QQ13 ,  5F033QQ15 ,  5F033QQ37 ,  5F033QQ41 ,  5F033QQ46 ,  5F033RR06 ,  5F033RR22 ,  5F033WW02 ,  5F033WW03 ,  5F033WW06 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102HC16