特許
J-GLOBAL ID：200903014298657046

半導体装置の製造方法、基板処理方法、及び基板処理装置

発明者：
檜山 真

檜山 真 について

, 
寺崎 昌人

寺崎 昌人 について

, 
竹林 雄二

竹林 雄二 について

, 
笠原 修

笠原 修 について


出願人/特許権者：
株式会社日立国際電気

株式会社日立国際電気 について


代理人 (1件)： 油井 透 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-167723
公開番号（公開出願番号）：特開2002-367977
出願日： 2001年06月04日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 電極の凹部に捕捉された異物を有効に処理室から除去して、成膜基板上の異物数を大幅に減少する。【解決手段】 プラズマCVD装置の処理室は、半導体基板を載置する下電極と、これに対向する位置に設けられ基板載置面と対向する面に凹部が設けられた上電極とを備える。このような処理室を用いて行う成膜プロセスにおいて、その成膜処理工程と排気工程との間に、異物除去シーケンスを設ける。成膜時、処理室13に、窒化シリコン膜形成のための反応ガスSiH4及びNH3を不活性ガスN2とともに供給する。電極1、8間に高周波電力を印加し、反応ガスを放電させて半導体基板7に窒化シリコン膜を形成する。成膜処理後の異物除去シーケンス時、高周波放電を維持しながら処理条件を変更することにより、ホロー放電を消滅させて電極の凹部に捕捉された異物を処理室から除去する。処理条件の変更は、SiH4及びNH3ガスの供給停止、N2ガスの供給継続、高周波電力及び処理圧力の低減である。処理条件の変更後、処理室13を排気して高真空とする。
請求項（抜粋）：
半導体基板を載置する第1電極と、第1電極と対向する位置に設けられ第1電極の基板載置面と対向する面に凹部が設けられた第2電極とを内部に有する処理室を用いて前記半導体基板を処理する半導体装置の製造方法であって、前記電極間に高周波電力を印加して前記処理室に供給した反応ガスを放電させることにより、プラズマを形成させて前記半導体基板を処理するステップと、前記半導体基板を処理した後に、前記放電を維持しながら前記半導体基板を処理する処理条件を変更して処理室内を排気するステップとを含む半導体装置の製造方法。
IPC (4件)：
H01L 21/31 ,  C23C 16/44 ,  H01L 21/3065 ,  H01L 21/318
FI (4件)：
H01L 21/31 C ,  C23C 16/44 J ,  H01L 21/318 B ,  H01L 21/302 N
Fターム (56件)：
4K030AA06 ,  4K030AA13 ,  4K030AA18 ,  4K030BA40 ,  4K030CA04 ,  4K030DA08 ,  4K030FA03 ,  4K030KA49 ,  4K030LA15 ,  5F004AA14 ,  5F004AA15 ,  5F004BA06 ,  5F004BB24 ,  5F004BB26 ,  5F004BB28 ,  5F004BD04 ,  5F004CA01 ,  5F004CA02 ,  5F004CA03 ,  5F004CA04 ,  5F004CA05 ,  5F004DA22 ,  5F004DA23 ,  5F004DA25 ,  5F004FA07 ,  5F045AA08 ,  5F045AC01 ,  5F045AC05 ,  5F045AC12 ,  5F045AC15 ,  5F045AC16 ,  5F045AC17 ,  5F045AE21 ,  5F045AF01 ,  5F045AF07 ,  5F045AF10 ,  5F045BB15 ,  5F045DP03 ,  5F045DQ10 ,  5F045EB06 ,  5F045EF05 ,  5F045EH13 ,  5F045EM10 ,  5F045HA22 ,  5F058BB07 ,  5F058BC08 ,  5F058BD10 ,  5F058BF07 ,  5F058BF23 ,  5F058BF24 ,  5F058BF30 ,  5F058BF33 ,  5F058BH16 ,  5F058BJ01 ,  5F058BJ02 ,  5F058BJ03
引用特許：
出願人引用 (3件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM