特許

J-GLOBAL ID：200903014310713577

半導体装置の製造方法及び半導体製造装置

発明者： 伊藤 豊
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-281432
公開番号（公開出願番号）：特開2003-092300
出願日： 2001年09月17日
公開日（公表日）： 2003年03月28日
要約：

【要約】【課題】 CMP処理で発生する研磨傷等による凹部やエロージョンによる窪みの影響を取り除き、配線形成歩留まりの向上を図る。【解決手段】 半導体基板1上に下地絶縁膜2を形成した後、下地絶縁膜2上に第1の配線層3を形成する。その後、第1の配線層3及び下地絶縁膜2上にノンドープのCVDSiO2膜からなる第1の絶縁膜4を形成する。次に、第1の絶縁膜4上に、BPSG膜からなるバッファ膜15を形成する。その後、バッファ膜15及び第1の絶縁膜4のドライエッチングを行い、第1の配線層3に到達する開口部6を形成する。次に、基板上の全面に、第1の金属膜7を形成する。その後、CMP処理により第1の絶縁膜4上に形成されている第1の金属膜7を研磨除去して、開口部6内のみに層間接続プラグ7aを形成する。その後、バッファ膜15のみを選択的に除去する。

請求項（抜粋）：

半導体基板の上に第1の絶縁膜を形成する工程(a)と、前記第1の絶縁膜上にバッファ膜を形成する工程(b)と、前記第1の絶縁膜及び前記バッファ膜に開口部を形成する工程(c)と、前記開口部を含む前記バッファ膜上に第1の金属膜を形成する工程(d)と、前記バッファ膜上に形成された前記第1の金属膜をCMP処理により研磨除去して、前記開口部内のみに前記第1の金属膜を残存させる工程(e)と、前記工程(e)の後に、前記バッファ膜を選択的に除去する工程(f)とを備えていることを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/3205 ,  B24B 37/00 ,  H01L 21/304 622 ,  H01L 21/304 ,  H01L 21/306

FI (5件)：

B24B 37/00 Z ,  H01L 21/304 622 X ,  H01L 21/304 622 Z ,  H01L 21/88 K ,  H01L 21/306 M

Fターム (46件)：

3C058AA07 ,  3C058AC01 ,  3C058BA02 ,  3C058CA01 ,  3C058CB02 ,  3C058DA12 ,  3C058DA17 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK19 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN15 ,  5F033NN19 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ74 ,  5F033RR04 ,  5F033RR11 ,  5F033RR15 ,  5F033SS11 ,  5F033TT02 ,  5F033XX01 ,  5F033XX31 ,  5F043AA33 ,  5F043DD12 ,  5F043DD16 ,  5F043DD30 ,  5F043FF07 ,  5F043GG03