特許

J-GLOBAL ID：200903014327247065

画像圧縮伸張回路

発明者： 坂本 典哉
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-193889
公開番号（公開出願番号）：特開平5-037869
出願日： 1991年08月02日
公開日（公表日）： 1993年02月12日
要約：

【要約】【目的】従来の半分以下の容量のメモリでも従来と同様の画像圧縮伸張を得、メモリの切換え制御等も不要とし回路の簡略化及びコストの低減化を得る。【構成】入力映像信号は、補間回路102 で補間処理を受けてラインメモリ103 に書き込まれ、圧縮処理を受けた形で読み出される。この場合、ラインメモリ 103の書き込み、読み出しアドレスは、ライトアドレスカウンタ104 、リードアドレスカウンタ105 から与えられるのであるが、そのアドレス発生タイミングは、位相設定回路106 により設定される。位相設定回路106 は外部からの水平同期信号を処理して、ラインメモリ103 に対する書き込み、読み出しアドレスを与えるタイミングを設定するのであるが、双方のアドレス変化軌跡が少なくとも映像期間では交錯しないように設定している。また表示装置に対しては、読み出しアドレスの対応した水平同期信号を作成して供給している。

請求項（抜粋）：

メモリを用いて画像圧縮伸張を行う画像圧縮伸張回路において、入力映像信号が供給される前記メモリと、前記メモリに対して書き込みアドレス、読み出しアドレスをそれぞれ与えるライトアドレスカウンタ及びリードアドレスカウンタと、このライトアドレスカウンタ及びリードアドレスカウンタに対して、前記入力映像信号の中の同期信号を用いて、書き込みアドレス出力タイミング及び読み出しアドレスタイミングを与えるとともに、双方のアドレス変化軌跡が少なくとも映像期間では交錯しないように設定し、さらに表示装置に対して、前記読み出しアドレスに対応した水平同期信号を作成して供給する位相設定手段とを具備したことを特徴とする画像圧縮伸張回路。

IPC (4件)：

H04N 5/44 ,  G06F 15/66 ,  G06F 15/66 340 ,  H04N 7/00