特許

J-GLOBAL ID：200903014330213147

半導体装置とその製造方法

発明者： 芝 健夫 ,  内野 俊 ,  大西 和博 ,  清田 幸弘 ,  島本 裕巳
出願人/特許権者： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
代理人 (1件)： 薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平7-043127
公開番号（公開出願番号）：特開平8-241999
出願日： 1995年03月02日
公開日（公表日）： 1996年09月17日
要約：

【要約】【目的】 ドレイン電流およびソースとドレイン間耐圧を向上し、ソースとドレインの寄生容量および寄生抵抗を低減した半導体装置を得る。【構成】 絶縁膜1上の薄膜SOI基板2内にp型不純物拡散層3と、その上に堆積した単結晶シリコン半導体層5と、n型ソース拡散層19と、n型ドレイン拡散層20と、拡散源と低抵抗電極を兼ねたn型多結晶シリコン電極12,15と、n型多結晶シリコンゲート電極16と、タングステンよりなるソース,ドレインおよびゲートの各金属電極31、32、33と、各電極を分離する薄膜分離絶縁膜10と厚膜分離絶縁膜14から構成される。ソース及びドレイン電極とソースおよびドレイン拡散層との接続は、薄膜SOI基板の側面から取り出す。

請求項（抜粋）：

半導体基板に設けた第1導電型ドレイン拡散層と、該ドレイン拡散層に接続するドレイン電極と、第1導電型ソース拡散層と、該ソース拡散層に接続するソース電極と、上記半導体基板表面に設けたゲート絶縁膜と、該ゲート絶縁膜に接するゲート電極よりなる半導体装置において、ドレイン電極もしくはドレイン電極とソース電極の双方が半導体基板に接続する界面の一部が、ゲート絶縁膜が形成された半導体基板面に対して垂直もしくは傾斜して設けられると共に、第1導電型ドレイン拡散層と第1導電型ソース拡散層の間の半導体基板内に、ゲート絶縁膜に接するチャネル領域よりも濃度の高い第2導電型不純物拡散層を有し、ドレイン電極もしくはソース電極が半導体基板の側面に接続する箇所と、ゲート電極との間隔が、ゲート電極面と対向するドレイン電極面もしくはソース電極面を隔てる多層からなる分離絶縁膜の膜厚よりも短く設けられていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 27/08 331 ,  H01L 21/336

FI (6件)：

H01L 29/78 616 S ,  H01L 27/08 331 E ,  H01L 29/78 616 J ,  H01L 29/78 617 L ,  H01L 29/78 618 F ,  H01L 29/78 627 F