特許

J-GLOBAL ID：200903014347742828

半導体装置の製造方法

発明者： 佐藤 正人
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-309205
公開番号（公開出願番号）：特開平5-021459
出願日： 1991年11月25日
公開日（公表日）： 1993年01月29日
要約：

【要約】 (修正有)【目的】 ゲート酸化膜形成前の洗浄工程において、金属不純物やパーティクルを確実に除去し、信頼性の高いMOSFETを含む半導体装置の製造方法を提供する。【構成】 本発明は、MOS型電界効果トランジスタを含む半導体装置の製造方法に関し、基板10表面の洗浄工程と、この洗浄工程に引き続いて行われるゲート酸化膜の形成工程と、を含む。前記洗浄工程においては、少なくとも塩素原子G2を含む物質とフッ化水素G1とが気体状態で共存する雰囲気中において、基板表面をドライエッチングし、基板表面の酸化膜と金属不純物16とを除去することを特徴とする。そして、前記洗浄工程におけるドライエッチングは、加熱および減圧条件下において行なうことが好ましい。

請求項（抜粋）：

基板表面の洗浄工程と、この洗浄工程に引き続いて行われるゲート酸化膜の形成工程と、を含み、前記洗浄工程においては、少なくとも塩素原子を含む物質とフッ化水素とが気体状態で共存する雰囲気中において、基板表面をドライエッチングし、基板表面の酸化膜と金属不純物とを除去することを特徴とするMOS型電界効果トランジスタを含む半導体装置の製造方法。

IPC (4件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/302 ,  H01L 21/304 341

FI (2件)：

H01L 29/78 301 Y ,  H01L 29/78 301 G