特許

J-GLOBAL ID：200903014390615287

デジタル回路

発明者： トアイ-タイ ル
出願人/特許権者： インフィネオン テクノロジース アクチエンゲゼルシャフト
代理人 (1件)： 矢野 敏雄 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-569507
公開番号（公開出願番号）：特表2002-524956
出願日： 1999年09月01日
公開日（公表日）： 2002年08月06日
要約：

【要約】本デジタル回路は、第1のスイッチング素子(S1)を介して入力信号を供給するための入力側(In)と、このデジタル回路を活動状態および非活動状態に切り換える活動化入力側(EN)とを有する。この回路はまた、活動状態において、前記第1のスイッチング素子(S1)が遮断される直前に入力信号が有していたレベルを非反転状態で供給するための第1の出力側(A)と、前記第1のスイッチング素子(S1)が遮断される直前に入力信号が有していたレベルを反転状態で供給するための第2の出力側(/A)とを有する。非活動状態においては、このデジタル回路は、両方の出力側(A,/A)に第1の論理レベル(1)を供給する。この回路はまた、論理ユニット(L)を有し、この論理ユニット(L)は、その入力側においてこの回路の2つの出力側(A,/A)に接続されており、その出力側において第1のスイッチング素子(S1)の制御端子に接続されている。この論理ユニット(L)は、回路の2つの出力側(A,/A)に第1の論理レベル(1)が印加されると、第1のスイッチング素子(S1)を導通状態に切り換える。この論理ユニット(L)はまた、回路の2つの出力側(A,/A)の1つに第2の論理レベル(0)が印加されると、第1のスイッチング素子(S1)を遮断する。

請求項（抜粋）：

デジタル回路であって、 入力信号を第1のスイッチング素子(S1)を介して供給するための入力側(In)を有し、 活動化入力側(EN)を有し、該活動化入力側(EN)を介して、前記デジタル回路は活動状態および非活動状態に切り換えられ、 第1の出力側(A)を有し、前記デジタル回路は活動状態において、前記第1のスイッチング素子(S1)が遮断される直前に入力信号が有していたレベルを、非反転状態で前記第1の出力側(A)に供給し、 第2の出力側(/A)を有し、前記デジタル回路は活動状態において、前記第1のスイッチング素子(S1)が遮断される直前に入力信号が有していたレベルを、反転状態で前記第2の出力側(/A)に供給し、 非活動状態において、前記2つの出力側(A,/A)に第1の論理レベル(1)を供給し、 論理ユニット(L)を有し、該論理ユニット(L)の入力側は、前記回路の2つの出力側(A,/A)に接続されており、前記論理ユニットの出力側は、前記第1のスイッチング素子(S1)の制御端子に接続されており、 前記論理ユニット(L)は、前記回路の2つの出力側(A,/A)に第1の論理レベル(1)が印加された場合には、前記第1のスイッチング素子(S1)を導通させ、 前記論理ユニット(L)は、前記回路の2つの出力側(A,/A)の1つに第2の論理レベル(0)が印加された場合には、前記第1のスイッチング素子(S1)を遮断することを特徴とするデジタル回路。

Fターム (3件)：

5J043AA25 ,  5J043JJ10 ,  5J043KK01