特許
J-GLOBAL ID：200903014407527913
電子デバイス及びその製造方法
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
青山 葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-129001
公開番号（公開出願番号）：特開2003-322662
出願日： 2002年04月30日
公開日（公表日）： 2003年11月14日
要約：
【要約】【課題】 質量体等の構造部分を破壊することなく、断線のない良好な配線パターンを形成し、歩留まりの高い電子デバイスを提供する。【解決手段】 機能部5、6を形成した半導体基板1を2枚の第1及び第2ガラス板2、3の間に挟んで構成される電子デバイス10の製造方法であって、半導体基板、第1及び第2のガラス板とを用意する工程と、第1ガラス板の第1面に1倍未満の深さを有する凹部21を形成する工程と、半導体基板に機能部を形成する工程と、半導体基板の第1面と第1ガラス板の第2面とを接合する工程と、第1ガラス板の第1面の凹部をエッチして第2面まで貫き、底部に半導体基板の機能部を露出させた接続孔4を形成する工程と、半導体基板の第2面と第2ガラス板の第1面とを互いに接合する工程と、接続孔の内壁に沿って導電膜18を成膜して、底部に露出する機能部と接続された電極を形成する工程とを含む。
請求項（抜粋）：
機能部を形成した半導体基板を2枚の第1及び第2ガラス板の間に挟んで構成される電子デバイスの製造方法であって、前記製造方法は、前記半導体基板、第1及び第2のガラス板とを用意する工程と、前記第1ガラス板の第1面に、1倍未満の深さを有する凹部を形成する工程と、前記半導体基板に前記機能部を形成する工程と、前記半導体基板の第1面と前記第1ガラス板の第2面とを互いに接合する工程と、前記第1ガラス板の第1面に形成された前記凹部をエッチして前記第1ガラス板の第2面まで貫き、底部に前記半導体基板の前記機能部を露出させた接続孔を形成する工程と、前記半導体基板の第2面と前記第2ガラス板の第1面とを互いに接合する工程と、前記第1ガラス板に形成された前記接続孔の内壁に沿って導電膜を成膜して、前記接続孔の底部に露出する前記機能部と接続された電極を形成する工程とを含むことを特徴とする電子デバイスの製造方法。
IPC (2件)：
FI (2件)：
G01P 15/125 Z
, H01L 29/84 Z
4M112AA02
, 4M112BA07
, 4M112CA21
, 4M112CA22
, 4M112CA33
, 4M112CA35
, 4M112DA03
, 4M112DA04
, 4M112DA05
, 4M112DA06
, 4M112DA08
, 4M112DA09
, 4M112DA11
, 4M112DA13
, 4M112DA15
, 4M112DA18
, 4M112EA02
, 4M112EA06
, 4M112EA07
, 4M112EA11
, 4M112EA13
, 4M112FA20
