特許
J-GLOBAL ID：200903014421535651
スタティック型半導体記憶装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-109954
公開番号（公開出願番号）：特開平7-235645
出願日： 1994年05月24日
公開日（公表日）： 1995年09月05日
要約：
【要約】【目的】 セル面積を縮小することができかつ信頼性が高い高性能なSRAMおよびその製造方法を提供する。【構成】 SRAMの1つのメモリセル形成領域内には、平行でかつ真直ぐな縁部形状を有するフィールド酸化膜1が形成される。このフィールド酸化膜1を挟むように活性領域2が形成される。フィールド酸化膜1上および活性領域2上に延在するように、1本のワード線6が形成される。ワード線6の上には、ドライバトランジスタのゲート電極3a,3bおよびGND線4a,4bが所定位置に形成される。ドライバトランジスタのゲート電極3a,3bはTFTのゲート電極も兼ねる。ドライバトランジスタのゲート電極3a,3bおよびGND線4a,4b上には、TFTのチャネル領域およびソース/ドレイン領域が形成される多結晶シリコン層7a,7bがそれぞれ形成される。
請求項（抜粋）：
主表面を有する半導体基板と、前記半導体基板の主表面に設けられ、1つの記憶素子が形成される記憶素子形成領域と、前記記憶素子形成領域内に選択的に形成された活性領域と、前記活性領域内の第1の領域上に絶縁層を介在して形成された第1ゲートと、前記第1の領域と所定間隔をあけた前記活性領域内の第2の領域上に絶縁層を介在して形成された第2ゲートと、を備え、前記第1と第2ゲート間に位置する前記活性領域の縁部が直線状に延びる、スタティック型半導体記憶装置。
IPC (3件)：
H01L 27/10 371
, H01L 21/8244
, H01L 27/11
