特許
J-GLOBAL ID：200903014423405933
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平6-061837
公開番号（公開出願番号）：特開平7-273182
出願日： 1994年03月31日
公開日（公表日）： 1995年10月20日
要約：
【要約】【目的】互いに電気的に分離された複数の素子と、素子分離のために深い溝内に誘電体を充填した分離構造を有する半導体装置の分離構造の形成工程で生じるウェハ平坦度の悪化が、素子構造の形成時の加工精度等に悪影響を与えないようにする。【構成】分離用溝の形成および誘電体の充填による分離構造の形成工程を、少なくとも半導体素子の金属電極形成前までの素子構造の前半形成工程が完了した後に行う。充填用誘電体としてはTEOS(四エトキシシラン)とオゾンの反応によるCVD酸化膜を用いる。
請求項（抜粋）：
複数の素子領域を分離する分離用溝の形成と誘電体の充填による分離工程と、金属電極形成前までの素子形成前工程と、金属電極形成工程を含むその後の素子形成後工程とからなる半導体装置の製造方法において、前記分離工程を、少なくとも金属電極形成前までの素子形成前工程の後に行うことを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/76
, H01L 21/316
, H01L 21/762
, H01L 27/12
, H01L 29/786
H01L 21/76 M
, H01L 21/76 D
, H01L 29/78 311 R
