特許

J-GLOBAL ID：200903014439437916

保護ダイオード付きデュアルゲート電界効果トランジスタ及びそのパターン構造

発明者： 田中 真一
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-086322
公開番号（公開出願番号）：特開平9-283770
出願日： 1996年04月09日
公開日（公表日）： 1997年10月31日
要約：

【要約】【課題】 保護ダイオード付きデュアルゲートFETについて、ドレイン側ゲートである第2のゲート電極とドレインとの間を保護でき、レイアウト上の自由度を高め、小型化も可能なFETとそのパターン構造を提供する。【解決手段】 ?@ソースS側の第1のゲート電極G1と、ドレインD側の第2のゲート電極G2とを有し、第1のゲート電極G1とソースSとの間に第1の保護ダイオードd1が設けられ、第2のゲート電極G2とドレインDとの間に第2の保護ダイオードd2が設けられているFET。?Aソースパターンと、これと隣り合う第1のゲート電極パターンと、ドレインパターンと、これと隣り合う第2のゲート電極パターンとを有し、ソースパターンと第1のゲート電極パターンとの間に第1の保護ダイオードが設けられ、ドレインパターンと第2のゲート電極パターンとの間に第2の保護ダイオードが設けられるFETのパターン構造。

請求項（抜粋）：

ソース側の第1のゲート電極と、ドレイン側の第2のゲート電極とを有し、かつそれぞれのゲートに保護ダイオードを備える電界効果トランジスタにおいて、第1のゲート電極とソースとの間に第1の保護ダイオードが設けられるとともに、第2のゲート電極とドレインとの間に第2の保護ダイオードが設けられることを特徴とする保護ダイオード付きデュアルゲート電界効果トランジスタ。

IPC (4件)：

H01L 29/80 ,  H01L 21/06 ,  H01L 21/8232 ,  H01L 29/866

FI (4件)：

H01L 29/80 W ,  H01L 27/06 F ,  H01L 29/90 D ,  H01L 29/90 S