特許
J-GLOBAL ID：200903014449151379
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-129324
公開番号（公開出願番号）：特開平7-335811
出願日： 1994年06月10日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 SOI(Silicon On Insulator)構造を有する半導体チップを採用した半導体装置にあって、そのパッケージサイズの増大やパッケージングコストの高揚を招くことなく、その放熱効率の向上を図る。【構成】 SOI構造を有する半導体チップ1の半導体基板11裏面を基準電位に設定し、該半導体基板11裏面とリードフレーム(ダイパッド)2との電気的な導通を維持した状態で同チップ1をダイパッド2に接着する。一方、半導体チップ1の表面には、その内部の絶縁膜12上において基準電位に設定される部位(バッファ領域16)との電気的な導通が維持される放熱パッド4を設ける。そしてこの放熱パッド4とリードフレーム(外部接続リード部)2とを放熱リード線5によって電気的に接続し、絶縁膜12上に発生した熱がこれら放熱パッド4及び放熱リード線5を介してリードフレーム2に放熱されるようにする。
請求項（抜粋）：
半導体チップ搭載部と外部接続リード部とが一体形成されたリードフレームと、半導体基板上に絶縁膜が形成され、該形成された絶縁膜上に単位機能回路であるセルが配設される構造を有するとともに、前記半導体基板の裏面が基準電位に設定されて、該半導体基板裏面と前記リードフレームとの電気的な導通が維持された状態で同リードフレームの半導体チップ搭載部に接着される半導体チップとを有する半導体装置であって、前記半導体チップの、前記絶縁膜上において基準電位に設定される部位との電気的な導通が維持されて、同半導体チップの表面に配設された1乃至複数の放熱パッドと、該放熱パッドと前記リードフレームの外部接続リード部とを電気的に接続する放熱リード線と、を具えることを特徴とする半導体装置。
IPC (3件)：
H01L 23/50
, H01L 21/60 301
, H01L 23/34
