特許

J-GLOBAL ID：200903014452720805

メモリアレイ装置

発明者： 宇野 正幸
出願人/特許権者： 有限会社リニアセル・デザイン
代理人 (1件)： 三枝 弘明
公報種別：公開公報
出願番号（国際出願番号）：特願2000-263804
公開番号（公開出願番号）：特開2002-074963
出願日： 2000年08月31日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】容量とスイッチングトランジスタで構成されるメモリアレイの信号を読み出すときに信号電荷を破壊することなく読み出すことが可能な非破壊読み出しを実現する。【解決手段】メモリセルの信号読み出し時に、セルの一端を信号線SL2を介し反転増幅器の入力端子に接続し他端を信号線SL1を介し反転増幅器の出力に接続して反転増幅器の出力より信号電圧Voutを得る。このような読み出しを行うことで信号線上の寄生容量Cpの影響は反転増幅器のオープンループゲインをAvとすると1/Avに低減されるため反転増幅器のゲインを高くしてほとんど影響を与えないようにすることができ、信号電荷を破壊せずに読み出すことが可能となる。

請求項（抜粋）：

入力信号を記憶するための容量と、該容量に直列に接続された選択用のスイッチング素子とを有し、前記容量に接続された第1端子及び前記スイッチング素子に接続された第2端子を備えたセルが複数構成されたメモリアレイ装置であって、各容量に記憶された入力信号を読み出す時に、前記セルの前記第1端子を反転増幅器の入力へ接続するとともに、前記第2端子を前記反転増幅器の出力へ接続した状態で、前記反転増幅器の出力より信号出力を得るように構成されていることを特徴とするメモリアレイ装置。

IPC (2件)：

G11C 11/409 ,  G11C 27/00 102

FI (2件)：

G11C 27/00 102 A ,  G11C 11/34 353 A

Fターム (4件)：

5B024AA15 ,  5B024BA01 ,  5B024BA09 ,  5B024CA07