特許
J-GLOBAL ID：200903014456023742
論理回路生成装置及び論理回路生成方法
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-083013
公開番号（公開出願番号）：特開平10-283380
出願日： 1997年04月01日
公開日（公表日）： 1998年10月23日
要約：
【要約】【課題】 論理回路のデータ選択部分の信号遷移を低減することができる論理回路生成方法を提供する。【解決手段】 データパス系の信号遷移確率の計算を行うデータパス系信号遷移確率計算処理と共に、制御系の信号遷移確率の計算を行う信号系遷移確率計算処理を行った後、前記データパス系信号遷移確率計算処理及び前記信号系遷移確率計算処理の計算結果に基づき、データパス上の所定の回路部分への入力を選択する選択回路部に対してその信号遷移を小さくするように部分回路を付加する部分回路付加処理を実行するようにしたものである。
請求項（抜粋）：
設計すべき論理回路の情報が格納された回路情報記憶部と、前記回路情報記憶部に格納されているデータパスに関する情報に対して各信号毎に信号遷移確率の計算を行うデータパス系信号遷移確率計算部と、前記回路情報記憶部に格納されている制御系に関する情報に対して各信号毎に信号遷移確率の計算を行う信号系遷移確率計算部と、部分回路を生成する回路生成部と、前記各部の制御を行う制御部とを有する論理回路生成装置であって、前記制御部は、前記データパス系信号遷移確率計算部及び前記信号系遷移確率計算部の計算結果に基づき、前記データパス上の所定の回路部分への入力を選択する選択回路部に対してその信号遷移を小さくするように前記回路生成部で生成した部分回路を付加する部分回路付加手段を備えたことを特徴とする論理回路生成装置。
FI (2件)：
G06F 15/60 656 Z
, G06F 15/60 652 E
