電界効果トランジスタとその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-145175
公開番号（公開出願番号）：特開平5-343676
出願日： 1992年06月05日
公開日（公表日）： 1993年12月24日
要約：

【要約】 (修正有)【目的】電界効果トランジスタの微細化、及び短チャンネル効果の抑制、信頼性向上を同時に達成する。【構成】ゲート電極8を基板内部に設けた凹型溝6に埋め込むと共に、ゲート電極8の上端を基板表面2よりも突出させ、かつその突出部の幅を埋設部での幅に等しくする。これにより素子の占有面積を最小に抑えながら実質的素子長をのばし、しかも突出部の存在によりLDD構造の導入を可能とする。

請求項（抜粋）：

凹型溝を有する半導体基板と、前記凹型溝の内面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に前記溝を埋めるように形成されたゲート電極を有する電界効果トランジスタにおいて、前記ゲート電極の高さが基板表面より高く、かつ基板表面より高い部分の幅が溝の幅と等しいかあるいは小さく、しかも基板表面より高い部分のゲート電極の側壁に絶縁膜が形成され、この側壁絶縁膜の下の基板表面にLDD領域が形成されていることを特徴とする電界効果トランジスタ。

前のページに戻る