特許
J-GLOBAL ID：200903014493521957
論理合成システム
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-044320
公開番号（公開出願番号）：特開平9-212545
出願日： 1996年02月06日
公開日（公表日）： 1997年08月15日
要約：
【要約】【課題】 変換作業時の誤りの発生を防止し、短時間で高品質の論理回路の合成と、状態遷移図によりタイミングチャートが正しく解釈されていることの確認と、タイミングチャートのHDLの形での修正とが可能な論理合成システムを提供する。【解決手段】 ステップS2で、論理回路動作のタイミングチャートが入力され、ステップS3で、該タイミングチャートが状態遷移図に変換され、ステップS5で設計を満足するか判定され、ステップS6で状態遷移図がHDLに変換され、ステップS10で、HDLがタイミングチャートに変換され、タイミングチャートで検証した内容が、自動的にハードウェア記述言語に変換され、変換作業の誤りが防止され、合成回路の高品質化、高速設計が可能になり、状態遷移図でタイミングチャートの正確な解釈の確認ができ、タイミングチャートがハードウェア記述言語の形で修正可能になる。
請求項（抜粋）：
論理回路の動作を示すタイミングチャートを入力するタイミングチャート入力手段と、該タイミングチャート入力手段により入力されたタイミングチャートを、論理合成可能なハードウェア記述言語に変換するハードウェア記述言語変換手段とを有することを特徴とする論理合成システム。
FI (2件)：
G06F 15/60 652 E
, G06F 15/60 654 A
