特許

J-GLOBAL ID：200903014502924350

表示制御装置

発明者： 石川 智久
出願人/特許権者： カシオ計算機株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平3-280831
公開番号（公開出願番号）：特開平5-134623
出願日： 1991年09月30日
公開日（公表日）： 1993年05月28日
要約：

【要約】【目的】 表示用ドライバ回路とCPUとでメモリを共有し、表示専用のメモリを削減することを目的とする。【構成】 表示装置10において、CPU11は、ROM12やRAM13をアクセスして、RAM13に表示データを生成し、RAM13に記憶する。CPU11は、ROM12やRAM13をアクセスするとき、チップイネーブル信号CEやアウトプットイネーブル信号OEを出力する。メモリ未使用状態検出回路14は、これらの信号に基づきCPU11がROM12及びAM13のいずれをもアクセスしていないことを検出すると、ゲート信号GをLCDコントローラ15に出力するとともに、アドレスバスABUSの開閉制御を行う。LCDコントローラ15は、ゲート信号Gが入力されると、RAM13にアドレス信号を出力してRAM13から表示データを読み出し、LCDドライバ16にセットする。

請求項（抜粋）：

読み出し書き込み可能な記憶手段と、予め定められたアルゴリズムに従って種々の処理を行って表示データを作成及び変更するとともに、上記記憶手段のアドレスを指定して該表示データの読み出し書き込みを行う制御手段と、表示手段と、この表示手段を供給される上記表示データに基づいて駆動するドライバ手段と、上記制御手段による上記記憶手段への書き込み及び読み出し動作が行われていないことを検出するメモリ未使用状態検出手段と、このメモリ未使用状態検出手段が上記読み出し書き込み動作が行われていないことを検出したときに、上記記憶手段に記憶されている表示データを読み出すための表示用アドレスを上記記憶手段に供給するとともに、該読み出された表示用データを上記ドライバ手段に書き込み制御させる表示制御手段と、を備えたことを特徴とする表示制御装置。

IPC (3件)：

G09G 3/20 ,  G06F 3/153 336 ,  G09G 3/36

引用特許：

審査官引用 (2件)

• 特開昭58-171080
  
• 特開昭63-223855