集積回路においてアクセス保護を備える方法および装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：大貫進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-238030
公開番号（公開出願番号）：特開平11-134258
出願日： 1998年08月10日
公開日（公表日）： 1999年05月21日
要約：

【要約】【課題】集積回路(10)においてアクセス保護を与える方法および装置を提供する。【解決手段】一実施例では、アクセス保護回路(11)は、アクセス属性ビット(51)を含み、これを、メモリ(14)要求のアクセス属性(68)と比較する。不一致が発生した場合、アクセス・フォールト信号(52)をアサートする。アクセス・フォールト信号(52)がアサートされ、かつ選択的リセット・ビット(48)が第1メモリ保護モードを選択している場合、信号発生回路(44)がリセット信号(58)をアサートする。リセット信号(58)は、データ・プロセッサ(10)のハードウエア・リセットを誘発するために用いることができる。アクセス・フォールト信号(52)がアサートされ、選択的リセット・ビット(48)が第2メモリ保護モードを選択している場合、信号発生回路(44)は例外発生信号(60)をアサートする。

請求項（抜粋）：

集積回路(10)であって:バス(20);前記バスに結合された処理ユニット(12);メモリ(14);および前記バスと前記メモリとの間に結合されたアクセス保護回路(11);から成り、前記アクセス保護回路は:アクセス要求(70)を受信する第1入力であって、前記アクセス要求が前記メモリへのアクセスを要求するところの第1入力;前記アクセス要求の受信アクセス属性(68)を受信する第2入力;前記メモリの少なくとも一部の格納アクセス属性を格納する記憶回路(51);前記記憶回路に結合された比較回路(42)であって、前記アクセス要求の受信に応答して比較動作を行い、かつ前記比較動作に応答してアクセス・フォールト信号(52)を選択的にアサートするところの比較回路(42);第1メモリ保護モードおよび第2メモリ保護モードの少なくとも1つを選択する選択回路(48);および前記比較回路に結合され前記アクセス・フォールト信号を受信し、かつ前記選択回路に結合された信号発生回路(44)であって、前記アクセス・フォールト信号がアサートされ、かつ前記第1メモリ保護モードが選択されている場合に、リセット信号(58)をアサートするところの信号発生回路(44);から成ることを特徴とする集積回路(10)。

引用特許：

出願人引用 (6件)

特開昭63-056750
特開平3-005854
特開平1-013652

全件表示

審査官引用 (6件)

特開昭63-056750
特開平3-005854
特開平1-013652

全件表示

前のページに戻る