特許

J-GLOBAL ID：200903014570395412

短縮BCH符号誤り訂正方式の位相確定方法

発明者： 冨樫 利光
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-117049
公開番号（公開出願番号）：特開平5-315972
出願日： 1992年05月11日
公開日（公表日）： 1993年11月26日
要約：

【要約】 (修正有)【目的】 回路規模が小さくて位相を確定出来る方法を提供する。【構成】 変則短縮BCH符号器1にて、被除数X11+X10+・・・X4 を、符号ビット数15に対する生成多項式X4 +X+1にて割った余りの4ビットを検査ビットとし、8ビットの情報ビットの次に該4ビットの検査ビットを送るようにした短縮BCH符号の、Xと1の項はその儘で、X2 〜X11の項は次数を1つ上げた変則短縮BCH符号語を作り送信し、受信側の誤り訂正回路2では、送られてきた変則短縮BCH符号語の内X11+X10+・・・X3 の項は、入力信号を生成多項式X4 +X+1にて割り求めたシンドロームを誤り訂正部21に送り誤りを訂正させるシンドローム計算回路21の、一桁上に入力し、Xと1の項は通常の入力に入力し、求めたシンドローム値がガロア体の冪表現α2 のベクトル表現の0100の時は、誤り訂正部21では位相反転と判定する。

請求項（抜粋）：

変則短縮BCH符号器(1)にて、被除数X11+X10+・・・X4 を、符号ビット数15に対する生成多項式X4 +X+1にて割った余りの4ビットを検査ビットとし、入力する8ビットの情報ビットの次に該4ビットの検査ビットを送るようにした1ブロック11次の短縮BCH符号の、Xと1の項はその儘で、X2 〜X11の項は次数を1つ上げた変則短縮BCH符号語を作り送信し、受信側の誤り訂正回路(2)では、送られてきた変則短縮BCH符号語の内X11+X10+・・・X3 の項は、入力信号を上記生成多項式X4 +X+1にて割りシンドロームを求め求めたシンドロームを誤り訂正部(21)に送り誤りを訂正させるシンドローム計算回路(21)の、通常の入力より一桁上に入力し、Xと1の項は通常の入力に入力し、求めたシンドローム値がガロア体の冪表現α2 のベクトル表現の0100の時は、誤り訂正部(21)では位相反転と判定して位相を確定することを特徴とする短縮BCH符号誤り訂正方式の位相確定方法。