特許

J-GLOBAL ID：200903014574080750

半導体装置の製造方法

発明者： 国分 崇 ,  両角 幸男
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-277497
公開番号（公開出願番号）：特開平8-139190
出願日： 1994年11月11日
公開日（公表日）： 1996年05月31日
要約：

【要約】【目的】微細半導体装置において、スパッタにより成膜される下地バリア層のオーバーハングをなくす事により、導電材の埋め込み特性を確保する方法や、スパッタにより成膜される第2の導電層のオーバーハングを接続孔内に再堆積させる事によりカバレッジ性を良くし、その断線を防止し、安定した接続孔の大きさを確保し、電気特性、歩留りや信頼性向上を図り実用化と安定供給をはかる。【構成】配線層間を電気的に接続するに当り、接続部に導電材を埋め込んでから層間絶縁膜をエッチバックした平坦化手法を用いる。また埋め込み導電材と導電層間に他の導電材を積層する。シリコン基板11の第1の導電層12上に接続孔14を設けバリア層15を形成した後、該バリア層15をスパッタエッチし、続けてW16を気相成長させ、更にエッチバックし接続孔14内にW16を残し、Al合金等でなる第2の導電層17を形成させ、導電層間の電気的接続を取る。

請求項（抜粋）：

半導体素子等が形成された基板上に、少なくとも、絶縁膜を形成する工程、該絶縁膜に下層半導体素子の第1の導電層に電気的接続を取る為の接続孔を形成する工程、スパッタによりバリア層を成膜する工程、該バリア層の所望厚みを不活性ガスプラズマによりスパッタエッチする工程、接続孔に導電材を埋め込む工程、前記接続導電材を介して第2の導電層を形成することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/31