特許
J-GLOBAL ID：200903014585579838
半導体導波路型素子の製造法
発明者：
,
出願人/特許権者：
代理人 (1件)：
光石 俊郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-253387
公開番号（公開出願番号）：特開平6-104536
出願日： 1992年09月24日
公開日（公表日）： 1994年04月15日
要約：
【要約】【目的】 寄生容量を解消して高速応答可能な半導体導波路型素子を製造する。【構成】 半導体基板1上に設けられた半導体層2〜3上にマスクとしてSiO2層8を設け、これを導波路形成領域で厚く、それ以外の領域で薄く加工し、このSiO2層8を用いてエッチング加工し、さらにSiO2層8全体をエッチングして厚い部分のみを残し、この残ったSiO2層8を用いて半導体層をエッチング加工する。
請求項（抜粋）：
半導体基板上に設けられた半導体層により構成される半導体導波路型素子を製造する方法において、半導体基板上あるいは半導体基板上に設けられた半導体層上に、導波路形成領域で厚く、それ以外の領域で薄いマスクを形成する工程と、このマスクを用いて上記半導体基板あるいは半導体基板上に設けられた半導体層をエッチング加工する工程と、上記マスク全体をエッチングして導波路形成領域のマスクの一部のみを残す工程と、導波路形成領域のみに残されたマスクの一部を用いて、さらに上記半導体基板あるいは半導体基板上に設けられた半導体層をエッチング加工する工程、とを含むことを特徴とする半導体導波路型素子の製造法。
IPC (3件)：
H01S 3/18
, G02B 6/12
, G02F 1/025
