特許
J-GLOBAL ID：200903014600071404
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平6-311426
公開番号（公開出願番号）：特開平8-167662
出願日： 1994年12月15日
公開日（公表日）： 1996年06月25日
要約：
【要約】【目的】トラップに対して安定した動作が可能で、記憶保持特性がすぐれ、かつ、蓄積キャリア数を高精度で制御できる半導体記憶装置を提供する。【構成】複数の微小な半導体粒子よってキャリア閉じ込め領域を構成して、上記半導体粒子にそれぞれキャリアを捕獲するとともに、キャリア閉じ込め領域とチャネルを互いに独立してに形成する。【効果】蓄積キャリア数を高精度に制御でき、トラップに対して安定したメモリ動作が可能で、長い記憶保持時間が得られる。
請求項（抜粋）：
第1導電型を有し、所定の間隔を介して互いに離間して形成されたソース領域およびドレイン領域と、当該ソース領域とドレイン領域の間に介在するチャネル領域と、当該チャネル領域の上部若しくは下部に絶縁膜を介して形成された、ポテンシャルバリアによってそれぞれ包囲された複数の半導体若しくは金属の粒子からなるキャリア閉じ込め領域と、当該キャリア閉じ込め領域の上部若しくは下部にゲート絶縁膜を介して形成されたゲート電極を具備し、上記複数の半導体若しくは金蔵の粒子にそれぞれキャリアを保持させることによって情報の記憶を行なうことを特徴とする半導体記憶装置。
IPC (3件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
