特許

J-GLOBAL ID：200903014616587800

記憶装置および記憶装置の制御方法

発明者： 武藤 義章
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-154046
公開番号（公開出願番号）：特開2001-337850
出願日： 2000年05月25日
公開日（公表日）： 2001年12月07日
要約：

【要約】【課題】 複数の物理デバイスから構成される記憶空間に論理デバイスを自由に構成し、データ格納後の論理デバイス配置を自由に再配置する。【解決手段】 CPU111の配下で稼働し、複数の物理デバイス115から構成されるDKU112において、複数の物理デバイス115から構成される記憶空間を小容量のセクタ116等の記憶単位に分割管理するための論理デバイス管理テーブル113およびセクタ管理テーブル114等の手段を設け、物理デバイス115上に構築される論理デバイス(論理ボリューム)の構成を記憶単位の集合として管理する。格納したデータを記憶単位毎に再配置が可能となり、複数の物理デバイス115からなる記憶空間内での論理デバイスの配置方法を自由に変更することが可能となる。

請求項（抜粋）：

上位装置との間で授受されるデータが格納される記憶領域が所定の記憶単位に分割され、個々の前記記憶単位毎にアクセス可能な記憶デバイスと、前記記憶デバイス上に構築される論理デバイスを、任意の位置の前記記憶単位の集合体として管理する管理手段とを含むことを特徴とする記憶装置。

IPC (3件)：

G06F 12/00 501 ,  G06F 12/00 514 ,  G06F 3/06 301

FI (3件)：

G06F 12/00 501 B ,  G06F 12/00 514 E ,  G06F 3/06 301 J

Fターム (7件)：

5B065BA01 ,  5B065CC03 ,  5B082CA01 ,  5B082CA11 ,  5B082CA18 ,  5B082CA20 ,  5B082FA04