メモリシステム及びディスク記録再生装置に適用されるメモリシステム

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-320849
公開番号（公開出願番号）：特開平8-179894
出願日： 1994年12月22日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】データ転送制御に使用されるバッファメモリのアクセス速度によるデータ転送速度の制限を解消し、データ転送速度の高速化を実現できるメモリシステムを提供することにある。【構成】HDC4は、ライトモード時にはホストシステム5から転送されたデータをSRAM8を介してデュアルポートRAM7に格納する。さらに、デュアルポートRAM7に格納されたデータをディスク機構系のリード/ライト回路3に転送する。一方、リードモード時には、HDC4はディスク機構系のリード/ライト回路3から転送されたデータをデュアルポートRAM7に格納し、このデュアルポートRAM7に格納されたデータをSRAM8を介してホストシステム5に転送する。

請求項（抜粋）：

複数の入出力ポートを有し、相対的に大記憶容量の大容量リード/ライトメモリ手段と、この大容量リード/ライトメモリ手段の一方の入出力ポートに接続されて、相対的にアクセス速度が高速の高速リード/ライトメモリ手段と、第1のシステムと前記高速リード/ライトメモリ手段とのデータ転送を制御する第1のインターフェース制御手段と、第2のシステムと前記大容量リード/ライトメモリ手段とのデータ転送を制御する第2のインターフェース制御手段と、前記大容量リード/ライトメモリ手段と前記高速リード/ライトメモリ手段のリード/ライト動作を制御する手段であって、前記第1のインターフェース制御手段により前記第1のシステムから転送されたデータを前記高速リード/ライトメモリ手段を介して前記大容量リード/ライトメモリ手段に格納し、前記大容量リード/ライトメモリ手段に格納されたデータを前記第2のインターフェース制御手段により前記第2のシステムに転送する第1の制御モードを実行し、かつ前記第2のインターフェース制御手段により前記第2のシステムから転送されたデータを前記大容量リード/ライトメモリ手段に格納し、前記大容量リード/ライトメモリ手段に格納されたデータを前記高速リード/ライトメモリ手段を介して前記第1のインターフェース制御手段により前記第1のシステムに転送する第2の制御モードを実行する制御手段とを具備したことを特徴とするメモリシステム。

IPC (5件)：

G06F 3/06 302 , G06F 12/08 320 , G06F 13/10 340 , G11B 19/02 501 , G11B 20/10

前のページに戻る