特許
J-GLOBAL ID：200903014628233949
多重ウェル構造をもつMISデバイスの構造とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平9-277864
公開番号（公開出願番号）：特開平10-125800
出願日： 1997年10月13日
公開日（公表日）： 1998年05月15日
要約：
【要約】【課題】 多重ウェル構造をもち、耐圧素子を形成するMISデバイスにおいて、工程削減を可能とする構造を提供する。【解決手段】 第1導電型の基板1に形成した第1ウェル2/第2ウェル3/第3ウェル4/第4ウェル5の四重ウェル構造としてあり、耐圧トランジスタ40はドレイン(ソース)7のまわりに第3ウェル4を耐圧領域として有し、耐圧トランジスタ70はドレイン(ソース)6のまわりに第4ウェル5を耐圧領域として有し、そして耐圧トランジスタ80はドレイン(ソース)6のまわりに第1ウェル2を耐圧領域として有している。つまり、いずれかのウェル中に耐圧素子の不純物領域を形成して該ウェルを耐圧領域として使用してあり、耐圧素子用のフォトリソ、不純物注入、ドライブイン工程を省け、工程削減が可能である。
請求項（抜粋）：
多重ウェル構造をもち、耐圧素子を形成するMISデバイスにおいて、いずれかのウェル中に耐圧素子の不純物領域を形成して該ウェルを耐圧領域として使用してあることを特徴とするMISデバイス。
IPC (2件)：
H01L 21/8238
, H01L 27/092
