特許
J-GLOBAL ID：200903014643332228
自己校正型可変遅延回路方式および装置
発明者：
出願人/特許権者：
代理人 (1件)：
作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-169319
公開番号（公開出願番号）：特開2000-357950
出願日： 1999年06月16日
公開日（公表日）： 2000年12月26日
要約：
【要約】【課題】 従続接続した遅延素子の遅延段数可変による遅延時間回路では、最小遅延時間は遅延素子1段分となってしまい、それ以下の遅延時間は生成出来ず、また、遅延方向も正(すなわち遅れ方向のみ)にしか出来なかった。また、遅延素子の特性ばらつきや変動により出力遅延時間が変動してしまう問題があった。【解決手段】 自動周波数制御ループ(PLL)を少なくとも2つ使用し、その電圧制御発振器の遅延段数差から微少遅延時間を生成するものであり、回路を構成する物理的特性や電気的特性の差に依らず安定した正負の遅延時間の生成を可能としている。
請求項（抜粋）：
制御信号により遅延時間可変な遅延素子を入力と出力が論理反転するよう環状接続にて構成したループ型発振回路と、前述の遅延素子各段の出力から、予め選択可能な遅延信号を生成する多段遅延手段であって、該多段遅延手段の各段の遅延時間が互いに等しく、前記複数の出力のいずれかを選ぶことによって該ループ型発振回路の出力信号に対する所定量の遅延時間を与える多段遅延手段と、該ループ型発振回路の出力信号と入力ディジタル信号を同期させる校正手段とを備え、該校正手段は前記遅延時間可能な遅延素子から成るループ型発振回路を含む自動周波数制御ループを含み、該校正手段は自動周波数制御ループにより、前記ループ型発振回路の周波数と入力ディジタル信号の周波数との差を検出し、その差を低減する制御信号を前記遅延素子に与え、各段毎に等しい所定量の遅延時間を連続して維持し、前記ループ型発振回路の出力信号と入力ディジタル信号の周波数と位相を同期させ、更に、前記とは別のループ型発振回路及び多段遅延手段段数の異なるもう一つのループ型発振回路及び校正手段を備え、該校正手段に含まれる自動周波数制御ループにより、該ループ型発振回路の出力信号と入力ディジタル信号の周波数と位相を同期させ、これら2つのループ型発振回路の該多段遅延手段の出力である該遅延信号の遅延時間差から該多段遅延手段を構成する遅延素子1段分の遅延時間以下の遅延時間を正負(遅れ、進み)に関わらず生成を可能とすることを特徴とする可変遅延回路方式。
Fターム (10件)：
5J001BB00
, 5J001BB08
, 5J001BB12
, 5J001BB20
, 5J001BB21
, 5J001BB23
, 5J001BB24
, 5J001CC00
, 5J001DD01
, 5J001DD06
