特許

J-GLOBAL ID：200903014653952933

半導体装置及びそれを用いたインバータ装置

発明者： 溝口 哲朗 ,  木村 新 ,  恩田 謙一 ,  清水 喜輝
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-148937
公開番号（公開出願番号）：特開平9-008280
出願日： 1995年06月15日
公開日（公表日）： 1997年01月10日
要約：

【要約】【目的】 自己消弧型サイリスタ素子で、オン電圧を低く保ちつつ、ターンオフ時におけるセグメントの動作の不均一による電流集中の問題を無くし、高遮断耐量を実現すること。【構成】 シリコン突部6’をセグメントの周囲に設け、内部にゲート抵抗成分が付加されるようにし、これにより、ゲート電極に近いセグメントが、大きなゲート抵抗を持つようにしたもの。【効果】 ゲート電極に遠いセグメントは、ゲートからの配線抵抗が大きいため、元来ターンオフが遅く、電流が集中し易かったが、ゲート電極に近いセグメントが、内部に大きなゲート抵抗を持つようになったため、ゲート電極に近いセグメントのターンオフも遅くなり、両者協調して電流を分担しつつターンオフするようになり、電流集中の問題は無くなった。また、この結果、セグメント数の多いゲート電極から遠いセグメントで、カソードn+ 層の面積を大きく出来るので、オン電圧を低く保つことができる。

請求項（抜粋）：

円板状半導体基体の一方の主表面の中心に配置したゲート電極と、前記一方の主表面の中心から放射状に、且つ前記ゲート電極の外側に位置する複数の同心円に沿ってリング状に、前記主表面に配列した複数の略細条形のカソード電極と、前記半導体基体の他方の主表面に配置したアノード電極とを備え、前記円板状半導体基体の一方の主表面の前記複数の略細条形のカソード電極が配列された部分にそれぞれ単位素子を形成することにより、複数の単位素子からなる複数のリングが形成されている半導体装置において、前記ゲート電極と前記複数の単位素子の間のゲート電流経路の抵抗値を、前記リング単位で調節するゲート抵抗調節手段を設け、少なくとも最内周側のリングの単位素子に対するゲート電流経路の抵抗値が、他のリングの単位素子に対するゲート電流経路の抵抗値よりも大きな値になるように構成したことを特徴とする半導体装置。

IPC (4件)：

H01L 29/744 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 29/74

FI (3件)：

H01L 29/74 C ,  H01L 25/04 C ,  H01L 29/74 J