データプロセッサ

発明者： ,
出願人/特許権者： ,
代理人 (1件)：玉村静世
公報種別：公開公報
出願番号（国際出願番号）：特願2001-142497
公開番号（公開出願番号）：特開2002-342303
出願日： 2001年05月14日
公開日（公表日）： 2002年11月29日
要約：

【要約】【課題】周辺回路の入力チャネル数に対してデータレジスタの数を少なくする。【解決手段】中央処理装置の制御に基づいてデータ転送制御可能なデータ転送制御回路(3)周辺回路(16)とを有し、周辺回路は、入力チャネルのような入力端子を選択し、選択した入力端子からの入力データを処理し、処理結果の転送を要求すると共に当該選択した入力端子を識別可能な識別情報(CH2〜CH0)を出力する。データ転送制御回路は周辺回路からの識別情報に基づいて下位複数ビットが可変可能にされた転送先アドレスレジスタ(DAR)を有する。周辺回路で処理されたデータを転送する転送制御回路において転送先の下位複数ビットは当該周辺回路側から制御可能になる。これにより、周辺回路は入力端子毎に入力データの処理結果を格納するデータレジスタを入力端子毎に対応して備えることを要しない。

請求項（抜粋）：

中央処理装置と、前記中央処理装置の制御に基づいてデータ転送制御可能なデータ転送制御回路と、データ転送を要求可能な周辺回路とを有し、前記周辺回路は、入力端子を選択し、選択した入力端子からの入力データを処理し、処理結果の転送を要求すると共に当該選択した入力端子を識別可能な識別情報を出力し、前記データ転送制御回路は前記周辺回路からの識別情報に基づいて下位複数ビットが可変可能にされた転送先アドレスレジスタを有して成るものであることを特徴とするデータプロセッサ。

IPC (3件)：

G06F 15/78 510 , G06F 15/78 , G06F 13/28 310

FI (3件)：

G06F 15/78 510 G , G06F 15/78 510 E , G06F 13/28 310 M

Fターム (7件)：

5B061BA03 , 5B061DD02 , 5B061DD11 , 5B062CC01 , 5B062DD06 , 5B062DD07 , 5B062DD10

前のページに戻る