特許

J-GLOBAL ID：200903014678598980

情報処理装置

発明者： 濱田 千治 ,  岡田 充弘 ,  滝 義春 ,  高木 誠浩
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立コンピユータエレクトロニクス ,  国際電気株式会社 ,  株式会社日立情報ネツトワーク
代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-289447
公開番号（公開出願番号）：特開平5-100882
出願日： 1991年10月09日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】 1台の処理装置と緊急制御部とを付加するのみで、冗長性のないシングル構成の情報処理装置を、冗長性を持たせた信頼性の高い2重化構成の情報処理装置とする。【構成】 外部とのインタフェース部1と、エラー検出回路及びエラー再開制御回路を持った同一構成の処理装置20、21と、処理装置のエラー検出時に処理装置を切替える緊急制御部3とから構成される。各処理装置は、緊急制御部の有無を検出する手段と、緊急制御部が付加されているとき、前記エラー検出回路の出力を緊急制御部に通知し処理装置内のエラー再開制御回路を禁止する手段と、緊急制御部が付加されてないとき、前記エラー検出回路の出力により処理装置内のエラー再開制御回路により自装置内でエラー再開を行う手段とを備える。

請求項（抜粋）：

外部とのインタフェ-ス部と、エラー検出回路及びエラー再開制御回路を持った1台または2台の同一構成の処理装置とにより構成される情報処理装置において、前記処理装置に、緊急制御部の有無を検出する手段と、緊急制御部が付加されているとき、前記エラー検出回路の出力を緊急制御部に通知し処理装置内のエラー再開制御回路を禁止する手段と、緊急制御部が付加されてないとき、前記エラー検出回路の出力により処理装置内のエラー再開制御回路により自装置内でエラー再開を行わせる手段とを備え、外部とのインタフェ-ス部と、1台の処理装置とによりシングル構成の処理装置として動作し、さらに、1台の処理装置と緊急制御部とを付加することにより2重化構成の処理装置として動作することを特徴とする情報処理装置。

IPC (2件)：

G06F 11/16 310 ,  G06F 15/16 470