特許

J-GLOBAL ID：200903014680009526

信号処理回路

発明者： 中村 龍太
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-083141
公開番号（公開出願番号）：特開平10-285223
出願日： 1997年04月01日
公開日（公表日）： 1998年10月23日
要約：

【要約】【課題】回路規模、の増加を抑制でき、また、送受信用記憶装置のサイズの容量比を任意に変更することができる信号処理回路を提供する。【解決手段】アシンクロナス通信用FIFO104を、1つのRAMから構成して、送信用FIFO104aと受信用FIFO140bとの2つの領域に区分けし、送信用FIFO104aと受信用FIFO140bとの容量比をCPU30により、たとえば通常のアシンクロナス通信時には送信用FIFO104aと受信用FIFO140bとの容量比が1:1となるように制御し、特定動作時、たとえばバスリセット時には送信用FIFO104aと受信用FIFO140bとの容量比が受信用FIFO140b側が大きくなるように制御する。

請求項（抜粋）：

シリアルインタフェースバスとのデータの送信または受信を一旦記憶手段に格納して行う信号処理回路であって、上記記憶手段は1つの記憶領域を持つ記憶装置からなり、所定の領域で、送信データ格納領域と受信データ格納領域とに区分けされている信号処理回路。

IPC (3件)：

H04L 13/08 ,  G06F 5/06 ,  H04L 12/40

FI (3件)：

H04L 13/08 ,  G06F 5/06 C ,  H04L 11/00 320