特許
J-GLOBAL ID：200903014682757660
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平3-348254
公開番号（公開出願番号）：特開平5-159572
出願日： 1991年12月04日
公開日（公表日）： 1993年06月25日
要約：
【要約】【目的】 降圧回路を内蔵するダイナミック型RAM等のスタンバイ状態における消費電力を削減し、そのバッテリーバックアップを確実なものとする。【構成】 ダイナミック型RAM等に、比較的大きな電流供給能力を有しかつそれ自身の動作電流が比較的大きな降圧回路VD2と、比較的小さな電流供給能力を有しかつそれ自身の動作電流が極めて小さな降圧回路VD1とを設け、降圧回路VD2を、例えばロウアドレスストローブ信号RASBの立ち下がり又は立ち上がりあるいはYアドレス信号の論理レベルの変化が検出されたときハイレベルとされる内部制御信号LCに従って選択的にかつ所定の期間だけ一時的に動作状態とするとともに、降圧回路VD1を定常的に動作状態とする。その結果、ダイナミック型RAM等のいかなる動作をも保証しつつ、降圧回路VD2を必要最少限の期間だけ動作状態とし、ダイナミック型RAM等のスタンバイ状態における動作電流を削減することができる。
請求項（抜粋）：
所定のパルス幅を有する内部制御信号に従って選択的にかつ上記パルス幅に相当する時間だけ一時的に動作状態とされ外部電源電圧をもとに所定の内部電源電圧を形成する第1の内部電源電圧発生回路を具備することを特徴とする半導体装置。
IPC (2件)：
G11C 11/407
, H01L 27/108
G11C 11/34 354 F
, H01L 27/10 325 V
