特許
J-GLOBAL ID：200903014684107573
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平7-140916
公開番号（公開出願番号）：特開平8-335698
出願日： 1995年06月07日
公開日（公表日）： 1996年12月17日
要約：
【要約】【目的】 半導体装置の製造過程におけるスクリーン膜の完全な除去に伴うゲート部の縁部における耐圧の低下を回避する。【構成】 半導体基板上に、ゲート絶縁層を介してゲート電極を形成する工程と、少なくとも上記ゲート電極をマスクに、このゲート電極を挟んでその両側に低濃度ソース領域および低濃度ドレイン領域を形成する工程と、常圧化学的気相成長によって全面的にシリコン酸化膜を形成し、その後熱処理によってこのシリコン酸化膜の緻密化をなし、エッチバックをおこなって、ゲート電極の両側面にサイドウオールを形成する工程をとり、その後全面的にテトラ・エチル・オルソ・シリケートを用いた減圧化学的気相成長によるシリコン酸化膜によるスクリーン膜を形成する工程を経て、少なくとも上記ゲート電極とその両側面に形成した上記サイドウオールをマスクとしてスクリーン膜を通してソース領域およびドレイン領域を形成するイオン注入工程と、スクリーン膜の除去工程とを行う。
請求項（抜粋）：
半導体基板上に、ゲート絶縁層を介してゲート電極を形成する工程と、少なくとも上記ゲート電極をマスクに、該ゲート電極を挟んでその両側に低濃度ソース領域および低濃度ドレイン領域を形成する工程と、常圧化学的気相成長によって全面的にシリコン酸化膜を形成し、その後熱処理によって上記シリコン酸化膜の緻密化をなし、エッチバックを行なって、上記ゲート電極の両側面にサイドウオールを形成する工程と、全面的にテトラ・エチル・オルソ・シリケートを用いた減圧化学的気相成長によるスクリーン膜を形成する工程と、少なくとも上記ゲート電極とその両側面に形成した上記サイドウオールをマスクに、上記スクリーン膜を通してソース領域およびドレイン領域をイオン注入する工程と、上記スクリーン膜の除去工程とをとることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 29/78
, H01L 21/336
, H01L 21/265
H01L 29/78 301 P
, H01L 21/265 H
